

(11)Publication number:

11-265503

(43)Date of publication of application: 28.09.1999

(51)Int.CI.

G11B 5/39

(21)Application number: 10-065753

(71)Applicant:

SONY CORP

(22)Date of filing:

16.03.1998

(72)Inventor:


TAKADA AKIO

# (54) MAGNETO RESISTIVE MAGNETIC HEAD

(57)Abstract:

PROBLEM TO BE SOLVED: To make an excessive current not to flow through an MR element by connecting a varistor to the MR element and making the current flow through the varistor in such a case that a high voltage is applied to the element.

SOLUTION: An MR element 12 is arranged between a lower layer shield 10 and an upper layer shield 11. An under coating layer 13 is made of a prescribed insulating material to achieve the insulation between a substrate 2 and a varistor 14. Then, the varistor 14 is formed on the under coating layer 13. The varistor 14 operates as a resistor whose resistance is nonlinearly decreased with the raising of an impressed voltage and is uniformly formed on the under coating layer 13 in a prescribed thickness. In this MR head 3, in such a case that a high voltage is impressed on the MR element 12 due to the flowing in of the electric charge from the outside or the like, the resistance value of the varistor 14 is decreased and the current is made to flow through the varistor 14. Thus, it is never generated that the excessive current is made to flow through the MR element 12.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

- (19)【発行国】日本国特許庁 (JP)
- (12)【公報種別】公開特許公報 (A)
- (11)【公開番号】特開平11-265503
- (43)【公開日】平成11年(1999)9月28日
- (54)【発明の名称】磁気抵抗効果型磁気ヘッド
- (51)【国際特許分類第6版】

G11B 5/39

[FI]

G11B 5/39

【審査請求】未請求

【請求項の数】5

【出願形態】OL

【全頁数】9

- (21) 【出願番号】特願平10-65753
- (22)【出願日】平成10年(1998)3月16日
- (71)【出願人】

【識別番号】000002185

【氏名又は名称】ソニー株式会社

【住所又は居所】東京都品川区北品川6丁目7番35号

(72)【発明者】

【氏名】高田 昭夫

【住所又は居所】東京都品川区北品川6丁目7番35号 ソニー株式会社内

(74)【代理人】


【弁理士】

【氏名又は名称】小池 晃 (外2名)

# (57)【要約】

【課題】 静電気等による磁気抵抗効果素子の破壊が生 じ難い磁気抵抗効果型磁気ヘッドを提供する。

【解決手段】 磁気記録媒体からの磁界を検出するための磁気抵抗効果素子にバリスタを接続する。そして、外部からの電荷の流入等により、磁気抵抗効果素子に高電圧が加わったような場合には、バリスタの側に電流が流れるようにしておく。このようにしておけば、外部からの電荷の流入等があったとしても、磁気抵抗効果素子に過電流が流れるようなことはなくなり、磁気抵抗効果素子の破壊を回避することができる。



## 【特許請求の範囲】

【請求項1】 磁気記録媒体からの磁界を検出するための磁気抵抗効果素子と、

上記磁気抵抗効果素子に接続されたバリスタとを備える ことを特徴とする磁気抵抗効果型磁気ヘッド。

【請求項2】 上記バリスタは、基板上に形成されており、

上記磁気抵抗効果素子は、上記バリスタが形成された基板上に形成されていることを特徴とする請求項1記載の磁気抵抗効果型磁気ヘッド。

【請求項3】 上記バリスタは、一方の端子が上記磁気抵抗効果素子に接続され、他方の端子が接地されることを特徴とする請求項1記載の磁気抵抗効果型磁気ヘッド。

【請求項4】 上記バリスタの一方の端子は、上記磁気抵抗効果素子の一方の端子に接続され、上記バリスタの他方の端子は、上記磁気抵抗効果素子の他方の端子に接続されていることを特徴とする請求項1記載の磁気抵抗効果型磁気ヘッド。

【請求項5】 上記バリスタは、スパッタリング法を用いて形成されていることを特徴とする請求項1記載の磁気抵抗効果型磁気ヘッド。

### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、磁気記録媒体からの磁界を磁気抵抗効果素子によって検出する磁気抵抗効果型磁気ヘッドに関する。

#### [0002]

【従来の技術】磁気記録媒体からの磁界を磁気抵抗効果素子(以下、MR素子と称する。)によって検出する磁気抵抗効果型磁気ヘッド(以下、MRヘッドと称する。)においては、MR素子が静電気又は何らかの電気的ストレスにより破壊されてしまい、ヘッド性能が劣化してしまうことが問題となっている。

【0003】なお、この問題は、一般にESD/EOSと称される。ESDはElectro Static Dischargeの略、EOSはElectrical Over Stressの略である。

【0004】そして、このような問題は、MR素子に過電流が流れ、この過電流による発熱や当該過電流により発生する磁場の影響で、MR素子が破壊されてしまうことによって生じるものと考えられる。

【0005】すなわち、MRへッドは、ウェハプロセス、加工プロセス、組立プロセス等のプロセスを経て作製されるが、これらのプロセスにおいて、外部からの電荷流入があったときに、当該電荷流入によりMR素子に過電流が流れ、この過電流による発熱や当該過電流により発生する磁場の影響で、MR素子が破壊されるものと考えられる。

【0006】なお、ウェハプロセスとは、MRヘッドを構成する素子をウェハ基板上に形成するプロセスのこと

である。また、加工プロセスとは、MRヘッドを構成する素子が形成されたウェハ基板を切断して個々のMRヘッドに分割するとともに、それらのMRヘッドに対して所定の機械加工を施すプロセスのことである。また、組立プロセスとは、上記機械加工が完了したMRヘッドをヘッドベースにマウントしたり、MRヘッドの端子を所定の配線に接続するなどして、MRヘッドが搭載された磁気ヘッド装置を組み立てるプロセスのことである。

【0007】また、ESD/EOSによるMR素子の破壊は、上述のような製造プロセス中だけでなく、磁気ヘッド装置にMRヘッドを組み込んだ後においても生じる場合がある。すなわち、例えば、MRヘッドをハードディスク装置に組み込んだときに、磁気ディスクからMRヘッドに電荷が流入し、これにより、MR素子に過電流が流れてしまうような場合がある。そして、このような過電流も、MR素子の破壊を引き起こす要因の一つとなる。

【0008】そして、従来、以上のような問題の対策としては、例えば、MR素子の一方の端子と他方の端子との間にダイオードを形成するという方法が提案されている。

## [0009]

【発明が解決しようとする課題】しかしながら、ダイオードの形成には高度な半導体プロセスが必要なため、ダイオードを形成することにより上記問題を回避しようとすると、ヘッド製造プロセスが非常に複雑となり、MRヘッドの製造コストが大幅に増大してしまう。

【0010】本発明は、以上のような従来の実情に鑑みて提案されたものであり、磁気記録媒体からの磁界をMR素子によって検出するMRへッドにおいて、ダイオードのように形成が難しい素子を使用することなく、ESD/EOSによるMR素子の破壊が生じないようにすることを目的とする。

# [0011]

【課題を解決するための手段】本発明に係るMRヘッドは、磁気記録媒体からの磁界を検出するためのMR素子と、上記MR素子に接続されたバリスタとを備えることを特徴とする。

【0012】このMRヘッドでは、印加電圧の上昇に伴って非直線的に抵抗値が減少する抵抗器であるバリスタが、MR素子に接続されている。したがって、外部からの電荷の流入等により、MR素子に高電圧が加わったような場合には、バリスタの側に電流が流れる。したがって、このMRヘッドでは、外部からの電荷の流入等があったとしても、MR素子に過電流が流れるようなことはない。

【0013】なお、上記MRヘッドにおいて、MR素子は上記バリスタが形成された基板上に形成されていることが好ましい。このように、バリスタが形成された基板上にMR素子を形成するようにした場合には、外部から

の電荷の流入があったときに電流を逃がす経路が、MR素子を形成する前から存在することとなる。したがって、このMRヘッドでは、当該MRヘッドの製造プロセス全体にわたって、ESD/EOSによるMR素子の破壊を回避することができる。

【0014】なお、上記MRヘッドにおいて、バリスタは、例えば、一方の端子がMR素子に接続され、他方の端子が接地される。或いは、バリスタは、例えば、当該バリスタの一方の端子が、MR素子の一方の端子に接続され、当該バリスタの他方の端子が、MR素子の他方の端子に接続される。

【0015】また、上記MRへッドにおいて、バリスタは、スパッタリング法を用いて形成されていることが好ましい。通常、MRへッドに使用されるMR素子は、スパッタリング法を用いて形成される。したがって、バリスタをスパッタリング法を用いて形成するようにした場合には、バリスタの形成からMR素子の形成に至るまでを、一連のスパッタリング工程とすることができる。したがって、製造工程の簡略化を図ることができる。

# [0016]

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。

【0017】<第1の実施の形態>本発明を適用した磁気へッドの第1の例を図1に示す。なお、図1では磁気へッド1の一部を切り欠いて図示している。

【0018】この磁気ヘッド1は、ハードディスク装置等に用いられる磁気ヘッドであり、 $A1_2O_3$ -TiC等からなる基板2上に、本発明を適用したMRヘッド3が形成されてなるとともに、当該MRヘッド3上にインダクティブ型磁気ヘッド4が積層形成され、更に当該インダクティブ型磁気ヘッド4上に $A1_2O_3$ 等からなる保護層5が形成されてなる。ここで、MRヘッド3は、再生用ヘッドとして動作するものであり、インダクティブ型磁気ヘッド4は、記録用ヘッドとして動作するものである。

【0019】MRへッド3は、下層シールド10と上層シールド11との間にMR素子12が配された、いわゆるシールド型のMRへッドである。そして、このMRヘッド3は、基板2上に形成されたアンダーコート層13と、アンダーコート層13上に形成されたバリスタ14と、バリスタ14上に形成された下層シールド10と、 $A1_2O_3$ やSi $O_2$ 等からなる絶縁層15を介して下層シールド10上に形成されたMR素子12と、 $A1_2O_3$ やSi $O_2$ 等からなる絶縁層16を介してMR素子12上に形成された上層シールド11とを備えている。

【0020】アンダーコート層13は、 $A1_2O_3$ 等のような絶縁材からなり、このアンダーコート層13により、基板2とバリスタ14との絶縁が図られている。そして、このアンダーコート層13上にバリスタ14が形成されている。

【0021】バリスタ14は、印加電圧の上昇に伴って 非直線的に抵抗値が減少する抵抗器として動作するもの であり、アンダーコート層13上に一様に所定の膜厚に て形成されてなる。このMRヘッド3において、外部からの電荷流入等によりMR素子12に高電圧が加わった ような場合には、バリスタ14の抵抗値が減少して当該 バリスタ14に電流が流れる。したがって、このMRヘッド3では、外部からの電荷流入等があったとしても、 MR素子12に過電流が流れるようなことはない。

【0022】ここで、バリスタ14は、アンダーコート層13が形成されてなる基板2上に直接形成されている。換言すれば、バリスタ14は、MRヘッド3の最下層に形成されている。このようにバリスタ14をMRヘッド3の最下層に形成した場合には、外部からの電荷の流入があったときに電流を逃がす経路が、MR素子12を形成する前から存在することとなる。したがって、このMRヘッド3では、当該MRヘッド3の製造プロセス全体にわたって、ESD/EOSによるMR素子12の破壊を回避することができる。

【0023】そして、バリスタ14上には、下層シールド10が形成されている。下層シールド10は、MR素子12の下層側を磁気的にシールドするためのものであり、Ni-Fe等のような軟磁性材からなる。そして、この下層シールド10上に、絶縁層15を介してMR素子12が形成されている。

【0024】MR素子12は、外部磁界の大きさによって抵抗値が変化する素子であり、例えば、Ta膜、NiFeNb膜、Ta膜、NiFeNb膜、Ta膜がスパッタリング法により、この順に積層されてなる。MR素子12をこのような構成とした場合、磁気抵抗効果を有する軟磁性膜であるNiFe膜が、MRヘッド3の感感部となる。また、NiFeNb膜が、NiFe膜に対して垂直パイアス磁界を印加するための軟磁性膜(いわゆるSoft Adjacent Layer)となる。なお、MR素子12の構成は、上記の例に限るものではなく、システムの要求等に応じて適切なものを用いるようにすればよく、例えば、いわゆる巨大磁気抵抗効果(GMR:Giant Magneto-Resistance effect)を示すようなMR素子を用いるようにしてもよい。

【0025】また、MR素子12は、略矩形状に形成されてなり、その一側面が磁気記録媒体対向面に露呈するようになされている。そして、このMR素子12の両端には、当該MR素子12に対して水平バイアス磁界を印加するための永久磁石膜17,18がそれぞれ配されている。

【0026】永久磁石膜17,18は、MR素子12に対して水平バイアス磁界を印加して、当該MR素子12の動作の安定化を図るためのものである。この永久磁石膜17,18の材料としは、保磁力が大きい硬質磁性材が好ましく、具体的には、CoNiPtやCoCrPt

等が好適である。

【0027】また、MR素子12の一端に接するように配された永久磁石膜17には、第1の導体19が接続されており、同様に、MR素子12の他端に接するように配された永久磁石膜18には、第2の導体20が接続されている。これらの導体19,20は、MR素子12に対して、センス電流を供給するためのものであり、例えば、Cr、Ti、Ta、W、Mo、Cu又はこれらの合金等からなる。

【0028】ここで、第1の導体19は、永久磁石膜17に接続されている側の端部は絶縁層15,16に埋設するように形成されているが、他方の端部は外部に露呈するように形成されている。そして、外部に露呈している部分が、このMRヘッド3の第1の外部接続用端子19aとなる。同様に、第2の導体20も、永久磁石膜18に接続されている側の端部は絶縁層15、16に埋設するように形成されているが、他方の端部は外部に露呈するように形成されている。そして、外部に露呈している部分が、このMRヘッド3の第2の外部接続用端子20aからの必気信号の再生時には、これらの外部接続用端子19a,20aからMR素子12にセンス電流が供給されることとなる。

【0029】また、第1の導体19の下層には、絶縁層15が形成されているが、当該絶縁層15のうち、第1の外部接続用端子19aの下に位置する部分には、開口部21が形成されている。そして、第1の導体19は、当該開口部21を通してバリスタ14に接続されている。同様に、第2の導体20の下層には、絶縁層15が形成されているが、当該絶縁層15のうち、第2の外部接続用端子20aの下に位置する部分には、開口部22が形成されている。そして、第2の導体20は、当該開口部22を通してバリスタ14に接続されている。換言すれば、このMRヘッド3において、バリスタ14は、当該バリスタ14の一方の端子がMR素子12の他方の端子がMR素子12の他方の端子に接続されている。

【0030】そして、以上のように形成されたMR素子12、永久磁石膜17,18、第1の導体19及び第2の導体20の上には、絶縁層16が形成されており、当該絶縁層16上に上層シールド11が形成されている。なお、絶縁層16及び上層シールド11は、第1の導体19の一端が外部に露呈して第1の外部接続用端子19aとなり、且つ、第2の導体20の一端が外部に露呈して第2の外部接続用端子20aとなるように形成されている。

【0031】上層シールド11は、MR素子12の上層側を磁気的にシールドするためのものであり、Ni-Fe等のような軟磁性材からなる。なお、この上層シールド11は、MR素子12の上層側を磁気的にシールドするだけでなく、後述するように、MRヘッド3の上に積

層形成されたインダクティブ型磁気ヘッド4の磁気コア も兼ねている。

【0032】MRヘッド12は、以上のような構成を有しており、このMRヘッド3の上に、記録用ヘッドであるインダクティブ型磁気ヘッド4が積層形成されている。

【0033】このインダクティブ型磁気ヘッド4は、上層シールド11及び上層コア23によって構成される磁気コアと、当該磁気コアを巻回するように形成された薄膜コイル24とを備えている。

【0034】上層コア23は、上層シールド11と共に 閉磁路を形成して、インダクティブ型磁気ヘッド4の磁気コアとなるものであり、Ni-Fe等のような軟磁性 材からなる。ここで、上層シールド11及び上層コア23は、それらの前端部が磁気記録媒体対向面に露呈し、且つ、それらの後端部において上層シールド11及び上層コア23が互いに接するように形成されている。ここで、上層シールド11及び上層コア23が所定の間隙 t1をもって離間するように形成されている。

【0035】この磁気ヘッド1において、上層シールド11は、MR素子12の上層側を磁気的にシールドするだけでなく、インダクティブ型磁気ヘッド4の磁気コアも兼ねており、上層シールド11と上層コア23によってインダクティブ型磁気ヘッド4の磁気コアが構成されている。そして、磁気記録媒体対向面における上層シールド11と上層コア23との間隙 t1が、インダクティブ型磁気ヘッド4の記録用磁気ギャップとなる。

【0036】また、上層シールド11上には、A1<sub>c</sub>O<sub>c</sub>やSiO<sub>2</sub>等からなる絶縁層25が形成されており、この絶縁層25に薄膜コイル24が埋設されている。ここで、薄膜コイル24は、上層シールド11及び上層コア23からなる磁気コアを巻回するように形成されている。なお、図示していないが、この薄膜コイル24の両端部は、外部に露呈するようになされている。そして、薄膜コイル24の両端に形成された端子が、このインダクティブ型磁気ヘッド4の外部接続用端子となる。すなわち、磁気記録媒体への磁気信号の記録時には、これらの外部接続用端子から薄膜コイル24に記録電流が供給されることとなる。

【0037】以上のような構成を有する磁気ヘッド1では、MRヘッド3の第1の外部接続用端子19aと第2の外部接続用端子20aとの間に流れる電流の経路として、第1の外部接続用端子19a、第1の導体19、永久磁石膜17、MR素子12、永久磁石膜18、第2の導体20及び第2の外部接続用端子20aを結ぶ第1の経路と、第1の外部接続用端子19a、バリスタ14及び第2の外部接続用端子20aを結ぶ第2の経路とを有している。

【0038】すなわち、このMRへッド3では、図2に示すように、MR素子12に対して並列にバリスタ14が接続されている。ここで、バリスタ14は、印加電圧の上昇に伴って非直線的に抵抗値が減少する抵抗器として動作する。したがって、外部からの電荷の流入等により、MR素子12に高電圧が加わったような場合には、バリスタ14の側に電流が流れる。したがって、このMRへッド3では、外部からの電荷の流入等があったとしても、MR素子12に過電流が流れるようなことはない。

【0039】しかも、このMRへッド3では、図1に示すように、バリスタ14は、アンダーコート層13が形成されてなる基板2上に形成されており、MR素子12はバリスタ14を形成した後から形成されている。このように、バリスタ14を形成した後からMR素子12を形成するようにした場合には、外部からの電荷の流入があったときに電流を逃がす経路が、MR素子12を形成する前から存在することとなる。したがって、このMRへッド3では、当該MRへッド3の製造プロセス全体にわたって、ESD/EOSによるMR素子12の破壊を回避することができる。

【0040】なお、磁気記録媒体から磁気信号を再生する際は、MR素子12にセンス電流が流れるように電圧が印加されるが、当該電圧はバリスタ14の抵抗値が急激に低くなる臨界電圧よりも遥かに小さい。したがって、MR素子12に対して並列にバリスタ14が接続されていても、センス電流は、正常時には殆どバリスタ14の側には流れず、MR素子12の側に流れることとなる。

【0.041】このようなバリスタ1.4としては、2.n の 系パリスタ、Si C 系パリスタ、Sr T i O $_3$  系パリスタ等の各種のバリスタが使用可能であるが、応答速度等を考慮すると、本例において使用するバリスタ1.4 としては、2n O 系パリスタが好適である。また、2n O 系パリスタの中でも特に、微量の $Bi_2$ O $_3$  を添加した、いわゆる2n O  $-Bi_2$ O $_3$  系パリスタが好適である。

【0042】バリスタ14として $ZnO-Bi_2O_3$ 系バリスタを用いる際は、先ず、Zn-Oの微粉末に、微量の $Bi_2O_3$ を添加するとともに、所望する特性に応じてCoO、 $MnO_2$ 、 $Cr_2O_3$ 、 $Sb_2O_3$ 、 $SiO_2$ 、 $TiO_2$ 等を添加して、バリスタ原料を得る。そして、得られたバリスタ原料を、アンダーコート層13が形成された基板2上に塗布し、その後、空気中で $1100\sim12$ 00  $\mathbb{C}$ 程度の温度にて焼成する。これにより、 $ZnO-Bi_2O_3$ 系のバリスタ14がアンダーコート層13上に形成されることとなる。

【0043】なお、バリスタ14を形成する際は、上述のような焼成法によって形成するのではなく、スパッタリング法によって形成するようにしてもよい。スパッタリング法によってバリスタ14を形成する際は、スパッ

タリングターゲットして、バリスタ14の構成元素から なるターゲットを用いればよい。

【0044】また、バリスタ14をスパッタリング法によって形成するようにした場合、上記MRペッド3を構成するその他の層(下層シールド10、上層シールド11、MR素子12、絶縁層15,16、永久磁石膜17,18、導体19,20)の成膜もスパッタリング法によって行うことが好ましい。この場合、バリスタ14の形成からその他の各層の形成に至るまでの工程が一連のスパッタリング工程となるので、バリスタ14を焼成法によって形成するような場合に比べて、製造工程を簡略化することができる。

【0045】<第2の実施の形態>本発明を適用した磁気へッドの第2の例を図3に示す。なお、図3では磁気へッド101の一部を切り欠いて図示している。

【0046】この磁気 $\sim$ ッド101は、 $\sim$ ハードディスク 装置等に用いられる磁気 $\sim$ ッドであり、 $A.l_2O_3-Ti$  C等のような導電材からなる基板102上に、本発明を 適用したMR $\sim$ ッド103が形成されてなるとともに、 当該MR $\sim$ ッド103上にインダクティブ型磁気 $\sim$ ッド104が積層形成され、更に当該インダクティブ型磁気 $\sim$ ッド104上に $Al_2O_3$ 等からなる保護層105が形成されてなる。ここで、MR $\sim$ ッド103は、再生用 $\sim$ ッドとして動作するものであり、インダクティブ型磁気 $\sim$ ッド104は、記録用 $\sim$ ッドとして動作するものである。

【0047】 MR $^{\circ}$  NF $^{\circ}$  NR $^{\circ}$  NF $^{\circ}$  NR $^{\circ}$  NF $^{\circ}$  NR $^{\circ}$  NP $^{\circ}$ 

【0048】バリスタ114は、印加電圧の上昇に伴って非直線的に抵抗値が減少する抵抗器として動作するものであり、基板102上に一様に所定の膜厚にて形成されてなる。このMRヘッド103において、外部からの電荷流入等によりMR素子112に高電圧が加わったような場合には、バリスタ114の抵抗値が減少して当該バリスタ114に電流が流れる。したがって、このMRヘッド103では、外部からの電荷流入等があったとしても、MR素子112に過電流が流れるようなことはない。

【0049】ここで、バリスタ114は、基板102上に直接形成されている。換言すれば、バリスタ114は、MRヘッド103の最下層に形成されている。この

ようにバリスタ114をMRへッド103の最下層に形成した場合には、外部からの電荷の流入があったときに電流を逃がす経路が、MR素子112を形成する前から存在することとなる。したがって、このMRヘッド103では、当該MRヘッド103の製造プロセス全体にわたって、ESD/EOSによるMR素子112の破壊を回避することができる。

【0050】そして、バリスタ114上にはアンダーコート層113が形成されている。アンダーコート層113は、 $A1_2O_3$ 等のような絶縁材からなり、このアンダーコート層113上に下層シールド110が形成されている。すなわち、このアンダーコート層113により、バリスタ114と下層シールド110との絶縁が図られている。

【0051】アンダーコート層113上に形成された下層シールド110は、MR素子112の下層側を磁気的にシールドするためのものであり、Ni-Fe等のような軟磁性材からなる。そして、この下層シールド110上に、絶縁層115を介してMR素子112が形成されている。

【0052】MR素子112は、外部磁界の大きさによって抵抗値が変化する素子であり、例えば、Ta膜、NiFe膜、Ta膜がスパッタリング法により、この順に積層されてなる。MR素子112をこのような構成とした場合、磁気抵抗効果を有する軟磁性膜であるNiFe膜が、MRへッド103の感磁部となる。また、NiFeNb膜が、NiFe膜に対して垂直バイアス磁界を印加するための軟磁性膜(いわゆるSoft Adjacent Layer)となる。なお、MR素子112の構成は、上記の例に限るものではなく、システムの要求等に応じて適切なものを用いるようにすればよく、例えば、巨大磁気抵抗効果を示すようなMR素子を用いるようにしてもよい。

【0053】また、MR素子112は、略矩形状に形成されてなり、その一側面が磁気記録媒体対向面に露呈するようになされている。そして、このMR素子112の両端には、当該MR素子112に対して水平バイアス磁界を印加するための永久磁石膜117,118がそれぞれ配されている。

【0054】永久磁石膜117,118は、MR素子112に対して水平バイアス磁界を印加して、当該MR素子112の動作の安定化を図るためのものである。この永久磁石膜117,118の材料としは、保磁力が大きい硬質磁性材が好ましく、具体的には、CoNiPtやCoCrPt等が好適である。

【0055】また、MR素子112の一端に接するように配された永久磁石膜117には、第1の導体119が接続されており、同様に、MR素子112の他端に接するように配された永久磁石膜118には、第2の導体120が接続されている。これらの導体119,120

は、MR素子112に対して、センス電流を供給するためのものであり、例えば、Cr. Ti. Ta, W, Mo. Cu又はこれらの合金等からなる。

【0056】ここで、第1の導体119は、永久磁石膜117に接続されている側の端部は絶縁層115,116に埋設するように形成されているが、他方の端部は外部に露呈するように形成されている。そして、外部に露呈している部分が、このMRへッド103の第1の外部接続用端子119aとなる。同様に、第2の導体120も、永久磁石膜118に接続されている側の端部は絶縁層115,116に埋設するように形成されているが、他方の端部は外部に露呈するように形成されている。そして、外部に露呈している部分が、このMRへッド103の第2の外部接続用端子120aとなる。そして、磁気記録媒体からの磁気信号の再生時には、これらの外部接続用端子119a,120aからMR素子112にセンス電流が供給されることとなる。

【0057】また、第1の導体119の下層には、絶縁層115及びアンダーコート層113が形成されているが、絶縁層115及びアンダーコート層113のうち、第1の外部接続用端子119aの下に位置する部分には、開口部121が形成されている。そして、第1の導体119は、当該開口部121を通してバリスタ114に接続されている。すなわち、このMRヘッド103において、バリスタ114の一方の端子は、MR素子に接続されている。なお、このMRヘッド103において、第2の導体120はバリスタ114に接続されてはいない。

【005.8】ところで、この磁気ヘッド101では、バリスタ114が基板112の上に直接形成されているので、基板112がバリスタ114の他方の端子となる。そして、基板112は、この磁気ヘッド101の製造プロセス中、接地電位に接続される。また、基板112は、この磁気ヘッド301を磁気ヘッド装置に組み込んだ場合も、接地電位に接続される。したがって、バリスタ114は、一方の端子は上述のように第1の導体119に接続され、他方の端子は接地されることとなる。

【0059】そして、以上のように形成されたMR素子112、永久磁石膜117,118、第1の導体119及び第2の導体120の上には、絶縁層116が形成されており、当該絶縁層116上に上層シールド111が形成されている。なお、絶縁層116及び上層シールド111は、第1の導体119の一端が外部に露呈して第1の外部接続用端子119aとなり、且つ、第2の導体120の一端が外部に露呈して第2の外部接続用端子120aとなるように形成されている。

【0060】上層シールド111は、MR素子112の 上層側を磁気的にシールドするためのものであり、Ni -Fe等のような軟磁性材からなる。なお、この上層シ ールド111は、MR素子112の上層側を磁気的にシ ールドするだけでなく、後述するように、MRヘッド103の上に積層形成されたインダクティブ型磁気ヘッド104の磁気コアも兼ねている。

【0061】MRヘッド112は、以上のような構成を有しており、このMRヘッド103の上に、記録用ヘッドであるインダクティブ型磁気ヘッド4が積層形成されている。

【0062】このインダクティブ型磁気ヘッド104 は、上層シールド111及び上層コア123によって構成される磁気コアと、当該磁気コアを巻回するように形成された薄膜コイル124とを備えている。

【0063】上層コア123は、上層シールド111と共に閉磁路を形成して、インダクティブ型磁気ヘッド104の磁気コアとなるものであり、Ni-Fe等のような軟磁性材からなる。ここで、上層シールド111及び上層コア123は、それらの筋端部が磁気記録媒体対向面に露呈し、且つ、それらの後端部において上層シールド111及び上層コア123が互いに接するように形成されている。ここで、上層シールド111及び上層コア123の前端部は、磁気記録媒体対向面において、上層シールド111及び上層コア123が所定の間隙t2をもって離間するように形成されている。

【0064】この磁気ヘッド101において、上層シールド111は、MR素子112の上層側を磁気的にシールドするだけでなく、インダクティブ型磁気ヘッド104の磁気コアも兼ねており、上層シールド111と上層コア123によってインダクティブ型磁気ヘッド104の磁気コアが構成されている。そして、磁気記録媒体対向面における上層シールド111と上層コア123との間隙t2が、インダクティブ型磁気ヘッド104の記録用磁気ギャップとなる。

【0065】また、上層シールド111上には、 $A1_2$ O $_3$ や $SiO_2$ 等からなる絶縁層125が形成されており、この絶縁層125に薄膜コイル124が埋設されている。ここで、薄膜コイル124は、上層シールド111及び上層コア123からなる磁気コアを巻回するように形成されている。なお、図示していないが、この薄膜コイル124の両端部は、外部に露呈するようになされている。そして、薄膜コイル124の両端に形成された端子が、このインダクティブ型磁気ヘッド104の外部接続用端子となる。すなわち、磁気記録媒体への磁気信号の記録時には、これらの外部接続用端子から薄膜コイル24に記録電流が供給されることとなる。

【0066】以上のような構成を有する磁気ヘッド101では、MRヘッド103の第1の外部接続用端子119aと第2の外部接続用端子120aとの間に流れる電流の経路として、第1の外部接続用端子119a、第1の導体119、永久磁石膜117、MR素子112、永久磁石膜118、第2の導体120及び第2の外部接続用端子120aを結ぶ第1の経路と、バリスタ114を

介して第1の外部接続用端子119aから接地電位に接続された基板102に至る第2の経路とを有している。

【0067】すなわち、このMRへッド103では、図4に示すように、MR素子112の一端がバリスタ114を介して接地されている。ここで、バリスタ114は、印加電圧の上昇に伴って非直線的に抵抗値が減少する抵抗器として動作する。したがって、外部からの電荷の流入等により、MR素子112に高電圧が加わったような場合には、バリスタ114の側に電流が流れる。したがって、このMRへッド103では、外部からの電荷の流入等があったとしても、MR素子112に過電流が流れるようなことはない。

【0068】しかも、このMRへッド103では、図3に示すように、バリスタ114は、基板102上に形成されており、MR素子112はバリスタ114を形成した後から形成されている。このように、バリスタ114を形成した後からMR素子112を形成するようにした場合には、外部からの電荷の流入があったときに電流を逃がす経路が、MR素子112を形成する前から存在することとなる。したがって、このMRへッド103では、当該MRへッド103の製造プロセス全体にわたって、ESD/EOSによるMR素子112の破壊を回避することができる。

【0069】なお、磁気記録媒体から磁気信号を再生する際は、MR素子112にセンス電流が流れるように電圧が印加されるが、当該電圧はバリスタ114の抵抗値が急激に低くなる臨界電圧よりも遥かに小さい。したがって、MR素子112にバリスタ114が接続されていても、センス電流は、正常時には殆どバリスタ114の側には流れず、MR素子112の側に流れることとなる

【0070】このようなバリスタ114としては、2n O系バリスタ、Si C系バリスタ、Sr Ti O $_3$ 系バリスタ等の各種のバリスタが使用可能であるが、応答速度等を考慮すると、本例において使用するバリスタ114 としては、2n O系バリスタが好適である。また、2n O系バリスタの中でも特に、微量の $Bi_2$ O $_3$ を添加した、いわゆる2n O $-Bi_2$ O $_3$ 系バリスタが好適である。

【0071】バリスタ114として $2nO-Bi_2O_3$ 系バリスタを用いる際は、先ず、2n-Oの微粉末に、微量の $Bi_2O_3$ を添加するとともに、所望する特性に応じてCoO、 $MnO_2$ 、 $Cr_2O_3$ 、 $Sb_2O_3$ 、 $SiO_2$ 、 $TiO_2$ 等を添加して、バリスタ原料を得る。そして、得られたバリスタ原料を基板102上に塗布し、その後、空気中で1100-1200 C程度の温度にて焼成する。これにより、 $2nO-Bi_2O_3$ 系のバリスタ114 が基板102上に形成されることとなる。

【0072】なお、バリスタ114を形成する際は、上述のような焼成法によって形成するのではなく、スパッ

タリング法によって形成するようにしてもよい。スパッタリング法によってバリスタ114を形成する際は、スパッタリングターゲットして、バリスタ114の構成元素からなるターゲットを用いればよい。

【0073】また、バリスタ114をスパッタリング法によって形成するようにした場合、上記MRペッド103を構成するその他の層(下層シールド110、上層シールド111、MR素子112、絶録層115、116、永久磁石膜117、118、導体119、120)の成膜もスパッタリング法によって行うことが好ましい。この場合、バリスタ114の形成からその他の各層の形成に至るまでの工程が一連のスパッタリング工程となるので、バリスタ114を焼成法によって形成するような場合に比べて、製造工程を簡略化することができる。

## [0074]

【発明の効果】以上詳細に説明したように、本発明に係るMRへッドでは、MR素子にバリスタを接続しておき、外部からの電荷の流入等によりMR素子に高電圧が加わったような場合には、バリスタの側に電流が流れるようにしている。したがって、本発明に係るMRへッドでは、外部からの電荷の流入等があったとしても、MR素子に過電流が流れるようなことはない。したがって、本発明に係るMRへッドでは、ESD/EOSによるMR素子の破壊が生じ難い。

【0075】しかも、本発明に係るMRヘッドでは、ダイオードのように形成が難しい素子ではなく、製造が容

易なバリスタを用いているので、製造工程が複雑化するようなことはない。したがって、本発明によれば、ESD/EOSによるMR素子の破壊に対する対策を施したとしても、MRヘッドの製造コストの上昇を抑えることができる。

#### 【図面の簡単な説明】

【図1】本発明を適用したMRヘッドを備えた<mark>磁気</mark>ヘッドの一例について、その一部を切り欠いて示す斜視図である。

【図2】図1に示した磁気ヘッドに備えられたMRヘッドの等価回路を示す図である。

【図3】本発明を適用したMRヘッドを備えた磁気ヘッドの他の例について、その一部を切り欠いて示す斜視図である。


【図4】図3に示した磁気ヘッドに備えられたMRヘッドの等価回路を示す図である。

#### 【符号の説明】


1,101 磁気ヘッド、2,102 基板、 103 MRヘッド、4, 104 インダクティブ型磁 5、105 保護層、 気ヘッド、 10,110 下 層シールド、 11, 111 上層シールド、 112 MR秦子、 13, 113 アンダーコート 14, 114 バリスタ、 15, 16, 25, 115, 116, 125 絶縁層、 17, 18, 11 19, 20, 119, 12 7, 118 永久磁石膜、 0 導体、 19a, 20a, 119a, 120a 外 部接続用端子

[図1]

【図2】



【図3】



[図4]